(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-259894 (P2004-259894A)

(43) 公開日 平成16年9月16日 (2004.9.16)

(51) Int . C1 . 7

FΙ

テーマコード (参考)

HO1L 21/66

HO1L 21/66

Y

4M106

審査請求 有 請求項の数 13 〇L (全 15 頁)

(21) 出願番号 (22) 出願日 特願2003-48090 (P2003-48090) 平成15年2月25日 (2003.2.25) (71) 出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(74) 代理人 100083806

弁理士 三好 秀和

(74) 代理人 100068342

弁理士 三好 條男 (74)代理人 100100712

五神十 岩

弁理士 岩▲崎▼ 幸邦

(74)代理人 100100929

弁理士 川又 澄雄

(74) 代理人 100108707

弁理士 中村 友之

(74) 代理人 100095500 弁理士 伊藤 正和

最終頁に続く

(54) 【発明の名称】半導体装置の解析方法、解析システム及びプログラム


(57)【要約】

【課題】半導体装置の製造プロセスの問題点の検出感度を向上させる解析方法を提供する。

【解決手段】半導体基板上に配置された複数のテストエレメントグループの電気特性を測定し、テストエレメントグループのそれぞれのパラメータを数値化し、電気特性からテストエレメントグループのそれぞれをシステマティック不良発生群とシステマティック不良未発生群とに分類し、数値化されたパラメータのうち、システマティック不良未発生群のテストエレメントグループのパラメータで比較用マハラノビス基準空間を作成し、比較用マハラノビス基準空間を用いて、システマティック不良未発生群の第1の比較用マハラノビス距離及びシステマティック不良発生群の第2の比較用マハラノビス距離をそれぞれ算出し、第1及び第2の比較用マハラノビス距離をそれぞれ算出し、第1及び第2の比較用マハラノビス距離を

【選択図】

図9



【特許請求の範囲】

【請求項1】

半導体基板上に配置された複数のテストエレメントグループの電気特性を測定するステップと、

前記テストエレメントグループのそれぞれのパラメータを数値化するステップと、

前記電気特性から前記テストエレメントグループのそれぞれをシステマティック不良発生 群とシステマティック不良未発生群とに分類するステップと、

数値化された前記パラメータのうち、前記システマティック不良未発生群の前記テストエレメントグループのパラメータで比較用マハラノビス基準空間を作成するステップと、

前記比較用マハラノビス基準空間を用いて、前記システマティック不良未発生群の第1の 比較用マハラノビス距離及び前記システマティック不良発生群の第2の比較用マハラノビ ス距離をそれぞれ算出するステップと、

前記第1及び第2の比較用マハラノビス距離を比較するステップ

とを含むことを特徴とする半導体装置の解析方法。

【請求項2】

算出された前記第1及び第2の比較用マハラノビス距離の間に有意差がない場合は、

数値化された新たなパラメータを追加して前記システマティック不良未発生群の前記テストエレメントグループのパラメータで新たな比較用マハラノビス基準空間を作成する段階と、

前記新たな比較用マハラノビス基準空間を用いて前記システマティック不良未発生群及び 前記システマティック不良発生群についてそれぞれ新たな第1及び第2の比較用マハラノ ビス距離を算出する段階と、

前記新たな第1及び第2の比較用マハラノビス距離を比較する段階

とを前記新たな第1及び第2の比較用マハラノビス距離の間に有意差が認められるまで繰り返すステップを更に含むことを特徴とする請求項1に記載の半導体装置の解析方法。

【請求項3】

前記第1及び第2の比較用マハラノビス距離の間、及び前記新たな第1及び第2の比較用マハラノビス距離の間のいずれかに有意差が認められた場合は、

前記数値化されたパラメータのそれぞれについて、マハラノビス基準空間作成に使用する第1の水準と使用しない第2の水準との2水準の直交表を作成し、前記直交表に基き、前記第1及び第2の水準に対応する第1及び第2の評価用マハラノビス基準空間を作成するステップと、

前記第1及び第2の評価用マハラノビス基準空間を用いて前記システマティック不良発生群の第1及び第2の評価用マハラノビス距離を算出するステップと、

前記第1及び第2の評価用マハラノビス距離を特性値として信号対雑音比を求めるステップ

とを更に含むことを特徴とする請求項1又は2に記載の半導体装置の解析方法。

【請求項4】

前記テストエレメントグループが、配線のオープン及びショートを検査するオープン/ショートテストエレメントグループ、及び多層配線間をピアプラグで鎖状に接続したピアチェーンテストエレメントグループのうち、少なくとも一方を含むことを特徴とする請求項1~3のいずれか1項に記載の半導体装置の解析方法。

【請求項5】

前記パラメータとして、前記オープン/ショートテストエレメントグループの配線長、配線幅、配線間スペース幅、任意の周辺領域を含んだ配線密度、配線被覆率、前記オープン/ショートテストエレメントグループのチップ領域内座標、前記チップ領域の前記半導体基板内座標、上層及び下層に配置されているテストエレメントグループの配線密度、配線被覆率のうち、少なくとも一つを含むことを特徴とする請求項4に記載の半導体装置の解析方法。

【請求項6】

前記パラメータとして、前記ピアチェーンテストエレメントグループの配線長、配線幅、配線間スペース幅、任意の周辺領域を含んだ配線密度、配線被複率、前記ピアチェーンテストエレメントグループのチップ領域内座標、前記チップ領域の前記半導体基板内座標、上層及び下層に配置されているテストエレメントグループの配線密度、配線被覆率、ビア上下のフリンジ幅、ピアピッチ、ピア規模、及びピア開口率のうち、少なくとも一つを含むことを特徴とする請求項4に記載の半導体装置の解析方法。

【請求項7】

前記システマティック不良発生群と前記システマティック不良未発生群が、前記テストエレメントグループの前記半導体基板内での歩留まり、クリティカルエリアあるいはピア規模で換算した不良率、及び不良の前記半導体基板の面内偏りから分類されることを特徴とする請求項1~6のいずれか1項に記載の半導体装置の解析方法。

【請求項8】

前記半導体基板のチップ領域に、前記テストエレメントグループが配置されることを特徴とする請求項1~7のいずれか1項に記載の半導体装置の解析方法。

【請求項9】

前記半導体基板のダイシングラインに前記テストエレメントグループが、配置されることを特徴とする請求項1~7のいずれか1項に記載の半導体装置の解析方法。

【請求項10】

半導体基板上に配置されたテストエレメントグループのそれぞれのパラメータを仕様及び 設計レイアウトから数値化するパラメータ数値化モジュールと、

前記テストエレメントグループの電気特性を測定した結果から前記テストエレメントグループをシステマティック不良発生群とシステマティック不良未発生群とに分類する不良分類モジュールと、

前記システマティック不良未発生群の前記テストエレメントグループのパラメータで作成したマハラノビス基準空間を用いて前記システマティック不良未発生群と前記システマティック不良発生群のマハラノビス距離を算出し、前記システマティック不良未発生群と前記システマティック不良発生群について算出された前記マハラノビス距離を比較する統計解析モジュール

とを備えることを特徴とする半導体装置の解析システム。

【請求項11】

前記仕様及び設計レイアウトのデータを仕様書データベース及び設計レイアウトデータベースに格納するパラメータ記憶ユニットを更に備えることを特徴とする請求項10に記載の半導体装置の解析システム。

【請求項12】

前記テストエレメントグループの電気特性を測定した結果が格納される測定情報記憶ユニットを更に備えることを特徴とする請求項10又は11に記載の半導体装置の解析システム。

【請求項13】

半導体基板上に配置された複数のテストエレメントグループの各パラメータを数値化する 命令と、

前記複数のテストエレメントグループの電気特性を測定した結果から前記テストエレメントグループをシステマティック不良発生群とシステマティック不良未発生群とに分類する命令と、

前記システマティック不良未発生群の前記テストエレメントグループのパラメータでマハラノビス基準空間を作成する命令と、

前記マハラノビス基準空間を用いて前記システマティック不良未発生群と前記システマティック不良発生群についてそれぞれ、前記テストエレメントグループのマハラノビス距離を算出して比較する命令

とをコンピュータに実行させるためのプログラム。

【発明の詳細な説明】

50

40

20

. [0001]

【発明の属する技術分野】

本発明は、半導体装置の製造プロセスにおける解析方法、解析システムおよびプログラムに関する。

[0002]

【従来の技術】

半導体集積回路等の半導体装置の多機能化に伴い、半導体装置はパターンサイズの縮小化、大規模集積化の要求が常になされている。このような半導体装置を、半導体基板の多数のチップ領域に、均一な性能で歩留まり良く製造する必要がある。半導体装置の製造には多種多様な製造プロセスが用いられている。半導体装置の製造歩留まりを向上させるためには、個々の製造プロセスの歩留まりの向上が要求される。したがって、半導体装置に発生する製造プロセス起因の不良解析は重要となる。

[0003]

半導体装置製造のプロセスの最適化条件の確立や、新しいプロセスの開発、さらにはプロセス制御等のために、半導体基板上に形成したテストパターンを用いて製造プロセスの評価が行なわれることが多い。通常、製造プロセス評価用の様々な種類のテストエレメントグループ(TEG)を搭載したチップやウェハを作製して、各TEGデータの不良解析が行なわれる。製造プロセスで発生する不良には、製造プロセスに起因するシステマティック不良と、偶発的に発生するランダム不良がある。TEGの不良解析では、TEGに発生している不良のうちからシステマティック不良を分類して、関連する製造プロセス上の問題を抽出していく。半導体装置の品質管理を行なう方法として、同一の半導体基板について無欠陥チップを抽出し、無欠陥チップ内のTEGの電気特性の歩留まりと製造プロセスのパラメータとの関係を解析して、システマティック不良による歩留まり劣化の原因を特定しているものがある(例えば、特許文献 1 参照)。

[0004]

【特許文献1】

特開2001-110867号公報(第4-9頁、図2)

[0005]

【発明が解決しようとする課題】

半導体装置の製造プロセスの開発においては、従来、チップやウェハに搭載したTEG個々の不良解析をおこない、経験的にシステマティック不良の原因を推察している。しかし、単体のTEGの不良解析を中心とする手法では、不良に深く関係するパラメータを抽出することは困難で、根に潜む根本的な製造プロセスの問題点が検出されず、見落とされている可能性がある。

[0006]

本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、半導体装置の製造プロセスの問題点の検出感度を向上させる解析方法、解析システム及びプログラムを提供することである。

[0007]

【課題を解決するための手段】

上記課題を解決するため、本発明の第1の態様は、(イ)半導体基板上に配置された複数のテストエレメントグループの電気特性を測定するステップと、(ロ)テストエレメントグループのそれぞれのパラメータを数値化するステップと、(ハ)電気特性からテストエレメントグループのそれぞれをシステマティック不良発生群とシステマティック不良未発生群とに分類するステップと、(ニ)数値化されたパラメータのうち、システマティック不良未発生群のテストエレメントグループのパラメータで比較用マハラノビス基準空間を作成するステップと、(ホ)比較用マハラノビス基準空間を用いて、システマティック不良未発生群の第1の比較用マハラノビス距離及びシステマティック不良発生群の第2の比較用マハラノビス距離をそれぞれ算出するステップと、(へ)第1及び第2の比較用マハラノビス距離を比較するステップとを含む半導体装置の解析方法であることを要旨とする

[0008]

本発明の第2の態様は、(イ)半導体基板上に配置された複数のテストエレメントグループのそれぞれのパラメータを仕様及び設計レイアウトから数値化するパラメータ数値化モジュールと、(ロ)テストエレメントグループの電気特性を測定した結果からテストエレメントグループをシステマティック不良発生群とシステマティック不良未発生群とに分類する不良分類モジュールと、(ハ)システマティック不良未発生群のテストエレメントグループのパラメータで作成したマハラノビス基準空間を用いてシステマティック不良未発生群とシステマティック不良発生群のマハラノビス距離を算出し、システマティック不良未発生群とシステマティック不良発生群について算出されたマハラノビス距離を比較する統計解析モジュールとを備える半導体装置の解析システムであることを要旨とする。

[0009]

本発明の第3の態様は、(イ)半導体基板上に配置された複数のテストエレメントグループの各パラメータを数値化する命令と、(ロ)複数のテストエレメントグループの電気特性を測定した結果からテストエレメントグループをシステマティック不良発生群とシステマティック不良未発生群とに分類する命令と、(ハ)システマティック不良未発生群のテストエレメントグループのパラメータでマハラノビス基準空間を作成する命令と、(二)マハラノビス基準空間を用いてシステマティック不良未発生群とシステマティック不良発生群についてそれぞれ、テストエレメントグループのマハラノビス距離を算出して比較する命令とをコンピュータに実行させるためのプログラムであることを要旨とする。

[0010]

【発明の実施の形態】

以下図面を参照して、本発明の実施の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

[0011]

本発明の実施の形態に係る解析システムは、図1に示すように、解析に用いるTEGの仕様及び設計レイアウトをそれぞれ格納する仕様掛データベース11及び設計レイアウトデータベース12を含むパラメータ記憶ユニット10と、作製したTEGの各種の特性の測定結果が格納される測定情報記憶ユニット13と、不良解析を実行する演算ユニット14と、演算結果を保管する解析情報記憶ユニット19と、入出力端末20とを備えている。演算ユニット14は、パラメータ記憶ユニット10に格納された仕様及び設計レイアウトを基にTEGのパラメータを数値化するパラメータ数値化モジュール15と、プロセス起因のシステマティック不良が発生したTEGを分類する不良分類モジュール16と、TEGのパラメータ解析を実施するプログラムコードを格納する内部記憶モジュール17と、TEGの不良解析を実施するプログラムコードを格納する内部記憶モジュール18とを備える。更に、統計解析モジュール17は、TEGパラメータのマハラノビス距離算出部21と、マハラノビス距離判定部22と、パラメータ加出部23とを備えている。演算ユニットは、コンピューターの中央演算処理装置(CPU)等で実現されている。

[0012]

本発明の実施の形態に係る不良解析においては、例えば、オープン/ショートTEGやピアチェーンTEG等が用いられ、寸法や規模を変化させた種類は数百に上る。

[0013]

オープン/ショートTEGは、平面上に形成された配線の断線(オープン)及び配線間の短絡(ショート)を調べるTEGである。オープン/ショートTEGは、図2に示すように、例えば紙面に向かって左右方向に重なるように多重に折り畳まれて配線された配線幅W1の銅(Cu)あるいはアルミニウム(A1)等の導体からなる主線路40と、主線路

40の折り畳まれた間隙に、紙面に向かって上及び下方向からそれぞれ櫛状に配置された配線幅W2のCuあるいはA1等の導体からなる副線路43及び45とを備えている。主線路40と隣接する副線路43あるいは45のスペース幅はWsとされている。電気特性測定用として、主線路40の両端には、主パッド41及び42が接続され、櫛状の副線路43及び45には、それぞれ副パッド44及び46が接続されている。主パッド41、42間で導通が無ければ、オープン不良となる。また、主パッド41、42と副パッド44あるいは46との間に導通があれば、ショート不良となる。オープン/ショートTEGは、多層に堆積された各層間絶縁脱上に設けられる。

[0014]

オープン/ショートTEGのパラメータとしては、例えば、主線路40の配線長、配線幅W 1、主線路40と副線路43、45間のスペース幅W s、副線路43、45の配線幅W 2 等の配線の各部寸法、任意の周辺領域を含んだ単位面積あたりの配線長として規定された配線密度、任意の周辺領域表面での配線被収率、TEGのチップ内座標、TEGを含むチップの半導体基板内座標、上層及び下層に配置されているTEGの配線密度と配線被収率等が含まれる。オープン/ショートTEGにおいて、解析対象として有用と判断されたパラメータが、例えば図3に示すように、適宜選択される。そして、図1に示したパラメータ数値化モジュール15は選択されたパラメータを、仕様哲データベース11及び設計レイアウトデータベース12に格納されている仕様哲及び設計レイアウトデータを基に数値化する。

[0015]

ビアチェーンTEGは、図4に示すように、下層配線53と上層配線55とをビアプラグ54で鎖状に接続したビアチェーンの導通を調べるTEGである。ビアチェーンTEGのA-A断面構造は、図5に示すように、半導体基板30の上部に設けられたシリコン酸化膜(SiO2)等の下層絶縁膜51の表面に配置されたCuあるいはAI等の導体からなる複数の下層配線53と、下層絶縁膜51の上に設けられたSiO2等の上層絶縁膜52の表面に配置されたCuあるいはAI等の導体からなる複数の上層配線55と、上層絶縁膜52に設けられた層間のビアホールを埋め込んで配置され、下層配線53と上層配線55とを鎖状に接続するCuあるいはタングステン(W)等の導体からなるビアプラグ54とを備えている。更に、上層配線55の表面安定化のため、上層絶縁膜52の表面にシリコン窒化膜(Si3N4)等の保護絶縁膜56が設けられる。

[0016]

図 5 においては、上層及び下層の 2 層構造の配線について説明したが、更に、 3 層構造以上の多層構造に適用できることは勿論である。すなわち、下層絶縁膜 5 1 としては多層配線構造を構成する複数の層間絶縁膜もしくはフィールド絶縁膜のうち任意の絶縁膜を選択可能である。上層絶縁膜 5 2 は下層絶縁膜 5 1 の直上の絶縁膜が選択されるが、図 1 においては保護絶縁膜 5 6 の直下の最上層の層間絶縁膜が、一例として示されている。

[0017]

ビアプラグ54で接続される下層配線53及び上層配線55の両端には、図4に示すように、下層フリンジ57及び上層フリンジ58が設けられ、ビア径Wvより配線幅が下層フリンジ58が設けられ、ビア径Wvより配線幅が下層フリンジ幅Wf1及び上層フリンジ幅Wf2だけ大きくされている。ビアプラグ54は、一定のビアピッチPvで配置されている。ピアチェーンの両端には、電気特性測定用のパッド59及び60間の導通が無ければ、不良と層にる。ビアチェーンTEGのパラメータとしては、配線長、配線幅、スペース幅等の配線53及び上層配線55の各部寸法、任意の周辺領域を含んだ単位面積あたりの配線内座標、TEGのチップ領域内座標、TEGを含むチップ領域の半導体基板内座標、上層及び下層に配置されているTEGの配線密度と配線被覆率、下層及び上層フリンジ幅Wf1、Wf2、ビアピッチPv、ビアチェーンに含まれるビアプラグ54の数であるビア規模、あるいはビア径Wvよりのないで、解析対象として有用と判断されたパラメータが、例えば図6に示すように、適宜

[0018]

本発明の実施の形態において、TEGパターンの作製は、TEGの仕様書及び設計レイアウトを基に作成されたフォトマスクを用いて行なわれる。フォトマスクとしては、TEGパターンだけを搭載した専用のものであってもよいし、半導体装置の製品チップのパターンと共にTEGパターンを搭載した製造用フォトマスクであってもよい。製造用フォトマスクを使用する場合、TEGパターンは半導体装置のパターンが形成されない、例えば、ダイシングライン等に配置される。フォトマスクに搭載されたTEGパターンは、例えば、縮小投影露光装置などを用いて、図7に示すように、半導体基板30の複数のチップ領域32a、32b、・・・、32n、・・・に転写される。半導体製造プロセスを経て作製された各TEGパターンは、全チップ領域32a、32b、・・・、32n、・・にこのいて、プローバ等の検査装置を用いて電気特性の良・不良が測定され、測定結果は各TEGパターンごとにまとめられて測定情報記憶ユニット13に格納される。

[0019]

測定情報記憶ユニット13に格納された測定結果を用いて、不良分類モジュール16は、製造プロセス起因のシステマティック不良の判定を行なう。各TEGパターンについてシステマティック不良が発生しているかどうかは、(i)歩留まりが基準値以下か、(ii) クリティカルエリアやビア規模で換算した不良率が基準値以上か、(iii) 不良発生に半導体基板30の面内の偏りがあるか、等により判定される。ここで、「クリティカルエリア」とは、配線密度とダスト等の欠陥の粒径分布より算出される不良率の分布である

[0020]

システマティック不良の判定後、統計解析モジュール17は、不良分類モジュール16で分類されたシステマティック不良未発生TEG群とシステマティック不良発生TEG群を 統計的に処理して不良解析を行なう。

[0021]

統計解析モジュール17のマハラノビス距離算出部21は、システマティック不良未発生TEGのパラメータ値からマハラノビス基準空間を作成する。マハラノビス基準空間は、各パラメータ間の相関係数の行列の逆行列aijで表される。マハラノビス距離算出部21は、マハラノビス基準空間を用いてシステマティック不良未発生TEG群及びシステマティック不良発生TEG群それぞれのマハラノビス距離Dを次式に従って算出する。

[0022]

【数1】

$$D^{2} = \frac{1}{k} \sum_{ij} a_{ij} \left(\frac{X_{i} - m_{i}}{\sigma_{i}} \right) \left(\frac{X_{j} - m_{j}}{\sigma_{j}} \right)$$

ここで、 k は解析対象のパラメータの数、 X i は対象となる T E G のパラメータ i (i = 1 ~ k)の設計値、 m i 、 σ j はパラメータ i の設計値 X i の平均値および標準偏差である。

[0023]

マハラノビス距離判定部22は、システマティック不良未発生TEG群に対してシステマティック不良発生TEG群のマハラノビス距離Dが大きくなり、有意差があるか比較することにより、解析対象のパラメータが適切に選択されているか判定する。

[0024]

システマティック不良未発生TEG群及びシステマティック不良発生TEG群のマハラノ

 $\sigma^2 = (1/n) \cdot (y 1^{-2} + y 2^{-2} + \cdot \cdot \cdot + y n^{-2}) \cdot \cdot \cdot \cdot$ (2) $\eta = -10 \cdot \log (\sigma^2) \cdot \cdot \cdot \cdot$ (3) S/N比ηが大きいほどパラメータの影響が大きいことを意味する。

[0025]

パラメータ抽出部 23 は、システマティック不良発生TEGの各パラメータについて、マハラノビス基準空間に使う場合を第 1 の水準、使わない場合を第 2 の水準とする 2 水準で直交表を作成する。そして、マハラノビス距離算出部 21 が直交表を基に、第 1 及び第 2 の水準に対応するマハラノビス基準空間を算出する。更に、第 1 及び第 2 の水準に対応するマハラノビス距離 1 を算出して特性値とし、各パラメータの第 1 及び第 2 の水準に対応するマハラノビス距離 1 を算出して特性値とし、各パラメータの第 1 及び第 1 の水準に対する 1 の水準での 1 の水準に対する 1 の水準に 1 の水準での 1 の水準に対する 1 の水準での 1 の水準に対する 1 の水準に 1 の水準に 1 の水準での 1 の水準に対する 1 の水準に 1 の水準に 1 の水準での 1 の水準に対する 1 の水準に 1 の水準での 1 の水準に 1 のの水準に 1 のの

[0026]

統計解析モジュール17は解析した結果を、解析情報記憶ユニット19に転送して保管する。入出力端末20は、解析情報記憶ユニット19に保管された解析結果を取得し、表示装置あるいはプリンタ等に出力する。また、入出力端末20は、解析結果を統計解析モジュール17から直接取得して表示装置あるいはプリンタ等に出力する。

[0027]

本発明の実施の形態に係る解析システムで求められた各TEGパラメータに対するS/N比の一例を、図8に示す。横軸には、TEGパラメータ(1)~(42)それぞれについて、第1の水準(「1」と表記)及び第2の水準(「2」と表記)が示されている。図8に示すように、例えば、利得の小さいパラメータ、あるいはTEGパラメータ(2)及び(4)のように逆に第2の水準が第1の水準に比べS/N比が大きくなるようなパラメータは検討の対象からは除外し、大きな利得を示しているTEGパラメータ(18)、く22)、あるいは(26)についてシステマティック不良発生原因の検討が行なわれる。例えば、TEGパラメータ(18)が下層配線密度であるとすると、下層の平坦化プロセスの改善が検討されることになる。このように、本発明の実施の形態に係る解析システムによれば、TEGのシステマティック不良解析を速やかに行なうことができ、製造プロセスの問題点の検出を高感度に行なうことができる。

[0028]

次に、本発明の実施の形態にかかる解析方法を、図 9 に示すフローチャートを用いて説明する。

[0029]

(イ)まず、解析に供するTEGが半導体基板上の複数のチップ領域のそれぞれに作製され、ステップS1で、それぞれのTEGの電気特性が測定され、測定結果が図1に示した測定情報記憶ユニット13に格納される。

[0030]

50

40

(ロ)ステップ S 2 で、演算ユニット 1 4 のパラメータ数値化モジュール 1 5 により、仕様 番データベース 1 1 及び設計レイアウトデータベース 1 2 に格納されている仕様 番及び設計レイアウトデータから設計値を取得して、チップ領域に作製された T E G の各パラメータを数値化する。

[0031]

(ハ)ステップS3で、不良分類モジュール16により、測定情報記憶ユニット13に格納されているTEGの測定結果を基に、半導体装置の製造プロセス起因のシステマティック不良が発生したTEGを、歩留まり、クリティカルエリアやビア規模で換算した不良数、不良の面内偏り具合等から判定し分類する。

[0032]

(二)ステップS4で、統計解析モジュール17のマハラノビス距離算出部21により、分類されたシステマティック不良未発生TEGのパラメータ値から作成した比較用マハラノビス基準空間を用いて、システマティック不良未発生TEGの第1の比較用マハラノビス距離を算出する。

[0033]

(ホ)ステップS5で、マハラノビス距離算出部21により、比較用マハラノビス基準空間を用いて、更にシステマティック不良発生TEGの第2の比較用マハラノビス距離を算出する。

[0034]

(へ)ステップS6で、マハラノビス距離判定部22により、システマティック不良未発生TEG及びシステマティック不良発生TEGの第1及び第2の比較用マハラノビス距離を比較する。第1及び第2の比較用マハラノビス距離が重なってしまうようであれば、ステップS2に戻り、TEGのパラメータを追加してシステマティック不良未発生TEG及びシステマティック不良発生TEGの第1及び第2の比較用マハラノビス距離の再計算を実施する。

[0035]

(ト)第2の比較用マハラノビス距離が第1の比較用マハラノビス距離に比べて大きくなり、分離することが確認できれば、ステップS7で、パラメータ抽出部23により各パラメータについて評価用マハラノビス基準空間に使う場合を第1の水準、使わない場合を第2の水準とする2水準で直交表を作成する。そして、マハラノビス距離算出部21により、直交表に基き、第1及び第2の水準に対応する第1及び第2の評価用マハラノビス基準空間を算出する。

[0036]

(チ) 更にマハラノビス距離算出部 2 1 により、ステップ S 8 で、第 1 及び第 2 の評価用マハラノビス基準空間を用いて、第 1 及び第 2 の水準に対応するシステマティック不良発生 T E G の第 1 及び第 2 の評価用マハラノビス距離を新たに算出する。

[0037]

(リ) パラメータ抽出部 2 3 により、ステップ S 9 で、新たに算出した第 1 及び第 2 の評価用マハラノビス距離を特性値として、各パラメータの S / N 比 η を算出する。

[0038]

(ヌ)ステップS10で、各パラメータのS/N比ηから、パラメータ抽出部23により、利得の大きいパラメータを抽出する。抽出されたパラメータを基に、ステップS11で、システマティック不良発生の原因となる製造プロセスを検討し、システマティック不良発生に影響しているプロセスの対策を講じる。

[0039]

本発明の実施の形態に係る解析方法を用いて、例えば、図10に示すようなS/N比ηのグラフが得られる。S/N比ηのグラフより、ピア開口率と上層フリンジ幅がシステマティック不良発生に大きく関わっていると判定される。ピア開口率と上層フリンジ幅のパラメータの散布図をシステマティック不良発生の有無で分けて表示した結果が図11である。ピア開口率が小さく且つ上層フリンジ幅が小さいTEGにシステマティック不良が集中

して発生していることが分かる。この結果、ビア開口率が小さいとプロセスマージンがなくビア形状が変化してしまい、更にフリンジ幅が小さくなることでピアホールへのメタルの埋め込み性が悪くなりビアプラグ54にボイドが発生し、ビアチェーンTEGがオープンに至ったものと判断される。このように、本発明の実施の形態に係る解析方法によれば、TEGによる半導体装置製造プロセスの不良解析やプロセス改善の指針を速やかに提示することが出来る。

[0040]

(その他の実施の形態)

上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面は この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代 10 替実施の形態、実施の形態及び運用技術が明らかとなろう。

[0041]

例えば、本発明の実施の形態においては、チップに搭載するTEGとして、オープン/ショートTEG及びビアチェーンTEGを例として説明したが、種々の寸法、構造をもつトランジスタ群、種々の面積をもつキャパシタ群等の各種のTEGを含んでもよいことは、勿論である。

[0042]

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明 特定事項によってのみ定められるものである。

[0043]

【発明の効果】

本発明によれば、半導体装置の製造プロセスの問題点の検出感度を向上させる解析方法を 提供することができる。

[0044]

また、本発明によれば、半導体装置の製造プロセスの問題点を感度よく検出する解析システムを提供することができる。

[0045]

また、本発明によれば、半導体装置の製造プロセスの問題点の検出感度を向上させる解析 を実施するプログラムを提供することができる。

【図面の簡単な説明】

- 【図1】本発明の実施の形態に係る解析システムの構成の一例を示すブロック図である。
- 【図2】本発明の実施の形態に係る解析方法に用いるオープン/ショートTEGの概略図である。
- 【図3】本発明の実施の形態に係る解析方法に用いるTEGのパラメータの数値化表の一例を示す図である。
- 【図4】本発明の実施の形態に係る解析方法に用いるビアチェーンTEGの平面概略図である。
- 【図 5 】本発明の実施の形態に係る解析方法に用いるピアチェーンTEGの断面概略図である。

【図 6 】本発明の実施の形態に係る解析方法に用いるTEGのパラメータの数値化表の他の例を示す図である。

【図7】本発明の実施の形態に係る解析方法に用いるTEGを作製する半導体基板上のチップ領域の概観図である。

- 【図8】本発明の実施の形態に係る解析方法によるS/N比の一例を示すグラフである。
- 【図9】本発明の実施の形態に係る解析方法を説明するフローチャートである。
- 【図10】本発明の実施の形態に係る解析方法による S / N 比の他の例を示すグラフである。

【図 1 1 】 本発明の実施の形態に係る解析方法により得られたビア開口率と上層フリンジ 幅の関係を示す散布図である。

20

30

40


【符号の説明】


- 10 パラメータ記憶ユニット
- 11 仕様書データベース
- 12 設計レイアウトデータベース
- 13 測定情報記憶ユニット
- 14 演算ユニット
- 15 パラメータ数値化モジュール
- 16 不良分類モジュール
- 17 統計解析モジュール
- 18 内部記憶モジュール
- 19 解析情報記憶ユニット
- 20 入出力端末
- 2 1 マハラノビス距離算出部
- 22 マハラノビス距離判定部
- 23 パラメータ抽出部
- 30 半導体基板
- 32a、32b、32n チップ領域
- 40 主線路
- 41、42 主パッド
- 43、45 副線路
- 44、46 副パッド
- 5 1 下層絶縁膜
- 52 上層絶縁膜
- 53 下層配線
- 54 ビアプラグ
- 5 5 上層配線
- 5 6 保護絶縁膜
- 57 下層フリンジ
- 58 上層フリンジ
- 59、60 パッド

30

[図1]










[図3]

【図4】






【図5】




[図6]


	_	~	_	~	_	_	_	_	_	_	_	٠
システマティック 不良発生	×	0	0	0	×	0	0	0				
_	L	ı	١	L	L	1	١.	ட	L		Ĺ	L
	_	=	=	1	Γ-	~	=	_	$\overline{}$	=	=	T
ピア	49.	300	30%	25%	35.0	0.3	1,70	34.0		ŀ	ŀ	
27	0.5	6.0	50	0.5	2	2	5	-			ŀ	
ひ器	10000	10000	10000	10000	900	8	900	8		·		
上版フリング語	0.03	900	90'0	900	900	900	100	900				
下降	003	8	90.0	003	004	0.04	900	0.04				
上田スペース保	0.15	0.2	0.3	0.2	0.2	0.2	0.2	0.2				
下沿スペース幅	0.15	0.2	0.3	0.15	0.2	0.2	0.2	0.2				
上層配線幅	0.15	0.2	0.3	0.2	0.2	0.2	0.2	0.2				
下層配線線	0.15	0.2	0.3	0.15	0.2	0.2	0.2	0.5				
TEG&	TEG11	TEG12	TEG13	TEGIA	TEG15	TEG16	TEG17	TEG18	•	·		


【図7】




[図8]







[図11]



フロントページの続き

(74)代理人 100101247

弁理士 高橋 俊一

(74)代理人 100098327

弁理士 髙松 俊雄

(72)発明者 門多 健一

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

Fターム(参考) 4M106 AA01 AC20 BA01 DJ20